105 lines
3.0 KiB
LLVM
105 lines
3.0 KiB
LLVM
|
; RUN: llc < %s -mtriple=x86_64-apple-darwin -mcpu=corei7-avx -promote-elements -mattr=+avx | FileCheck %s
|
||
|
|
|
||
|
|
; AVX128 tests:
|
||
|
|
|
||
|
|
;CHECK: vsel_float
|
||
|
|
;CHECK: vblendvps
|
||
|
|
;CHECK: ret
|
||
|
|
define <4 x float> @vsel_float(<4 x float> %v1, <4 x float> %v2) {
|
||
|
|
%vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x float> %v1, <4 x float> %v2
|
||
|
|
ret <4 x float> %vsel
|
||
|
|
}
|
||
|
|
|
||
|
|
|
||
|
|
;CHECK: vsel_i32
|
||
|
|
;CHECK: vblendvps
|
||
|
|
;CHECK: ret
|
||
|
|
define <4 x i32> @vsel_i32(<4 x i32> %v1, <4 x i32> %v2) {
|
||
|
|
%vsel = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x i32> %v1, <4 x i32> %v2
|
||
|
|
ret <4 x i32> %vsel
|
||
|
|
}
|
||
|
|
|
||
|
|
|
||
|
|
;CHECK: vsel_double
|
||
|
|
;CHECK: vblendvpd
|
||
|
|
;CHECK: ret
|
||
|
|
define <2 x double> @vsel_double(<2 x double> %v1, <2 x double> %v2) {
|
||
|
|
%vsel = select <2 x i1> <i1 true, i1 false>, <2 x double> %v1, <2 x double> %v2
|
||
|
|
ret <2 x double> %vsel
|
||
|
|
}
|
||
|
|
|
||
|
|
|
||
|
|
;CHECK: vsel_i64
|
||
|
|
;CHECK: vblendvpd
|
||
|
|
;CHECK: ret
|
||
|
|
define <2 x i64> @vsel_i64(<2 x i64> %v1, <2 x i64> %v2) {
|
||
|
|
%vsel = select <2 x i1> <i1 true, i1 false>, <2 x i64> %v1, <2 x i64> %v2
|
||
|
|
ret <2 x i64> %vsel
|
||
|
|
}
|
||
|
|
|
||
|
|
|
||
|
|
;CHECK: vsel_i8
|
||
|
|
;CHECK: vpblendvb
|
||
|
|
;CHECK: ret
|
||
|
|
define <16 x i8> @vsel_i8(<16 x i8> %v1, <16 x i8> %v2) {
|
||
|
|
%vsel = select <16 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <16 x i8> %v1, <16 x i8> %v2
|
||
|
|
ret <16 x i8> %vsel
|
||
|
|
}
|
||
|
|
|
||
|
|
|
||
|
|
; AVX256 tests:
|
||
|
|
|
||
|
|
|
||
|
|
;CHECK: vsel_float
|
||
|
|
;CHECK: vblendvps
|
||
|
|
;CHECK: ret
|
||
|
|
define <8 x float> @vsel_float8(<8 x float> %v1, <8 x float> %v2) {
|
||
|
|
%vsel = select <8 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <8 x float> %v1, <8 x float> %v2
|
||
|
|
ret <8 x float> %vsel
|
||
|
|
}
|
||
|
|
|
||
|
|
;CHECK: vsel_i32
|
||
|
|
;CHECK: vblendvps
|
||
|
|
;CHECK: ret
|
||
|
|
define <8 x i32> @vsel_i328(<8 x i32> %v1, <8 x i32> %v2) {
|
||
|
|
%vsel = select <8 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <8 x i32> %v1, <8 x i32> %v2
|
||
|
|
ret <8 x i32> %vsel
|
||
|
|
}
|
||
|
|
|
||
|
|
;CHECK: vsel_double
|
||
|
|
;CHECK: vblendvpd
|
||
|
|
;CHECK: ret
|
||
|
|
define <8 x double> @vsel_double8(<8 x double> %v1, <8 x double> %v2) {
|
||
|
|
%vsel = select <8 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <8 x double> %v1, <8 x double> %v2
|
||
|
|
ret <8 x double> %vsel
|
||
|
|
}
|
||
|
|
|
||
|
|
;CHECK: vsel_i64
|
||
|
|
;CHECK: vblendvpd
|
||
|
|
;CHECK: ret
|
||
|
|
define <8 x i64> @vsel_i648(<8 x i64> %v1, <8 x i64> %v2) {
|
||
|
|
%vsel = select <8 x i1> <i1 true, i1 false, i1 false, i1 false, i1 true, i1 false, i1 false, i1 false>, <8 x i64> %v1, <8 x i64> %v2
|
||
|
|
ret <8 x i64> %vsel
|
||
|
|
}
|
||
|
|
|
||
|
|
;; TEST blend + compares
|
||
|
|
; CHECK: A
|
||
|
|
define <2 x double> @A(<2 x double> %x, <2 x double> %y) {
|
||
|
|
; CHECK: vcmplepd
|
||
|
|
; CHECK: vblendvpd
|
||
|
|
%max_is_x = fcmp oge <2 x double> %x, %y
|
||
|
|
%max = select <2 x i1> %max_is_x, <2 x double> %x, <2 x double> %y
|
||
|
|
ret <2 x double> %max
|
||
|
|
}
|
||
|
|
|
||
|
|
; CHECK: B
|
||
|
|
define <2 x double> @B(<2 x double> %x, <2 x double> %y) {
|
||
|
|
; CHECK: vcmpnlepd
|
||
|
|
; CHECK: vblendvpd
|
||
|
|
%min_is_x = fcmp ult <2 x double> %x, %y
|
||
|
|
%min = select <2 x i1> %min_is_x, <2 x double> %x, <2 x double> %y
|
||
|
|
ret <2 x double> %min
|
||
|
|
}
|
||
|
|
|
||
|
|
|